# 配線パターンおよびその製造方法並びに 薄膜磁気ヘッドおよびその製造方法

発\_ 明 の 背 景

[0001]

# 発明の分野

本発明は、一般的に配線パターンおよびその製造方法に関するものであり、特に配線パターンにより構成された薄膜コイルを具える薄膜磁気ヘッドおよびその製造方法に関するものである。さらに、書き込み用の誘導型薄膜磁気ヘッド素子と、読み出し用の磁気抵抗効果型薄膜磁気ヘッド素子とを積層した複合型薄膜磁気ヘッドおよびその製造方法に関するものであり、特に、磁気抵抗型薄膜磁気ヘッド素子としてGMR素子を用い、誘導型薄膜磁気ヘッド素子の薄膜コイルのコイル巻回体ピッチを狭くしてヨーク長をきわめて短くして優れたオーバーライト特性やNLTSを有すると共に高い飽和磁束密度の磁性材料より成る微細なトラックポールによって記録トラック巾を狭くし、したがって磁気記録媒体の面記録密度を向上することができる複合型薄膜磁気ヘッドおよびその製造方法に関するものである。

[0002]

# 関連技術の説明

近年ハードディスク装置の面記録密度の向上に伴って薄膜磁気ヘッドの性能の向上も求められている。特に最近のGMR(Giant Magneto-Resistive)素子を用いた磁気抵抗型薄膜磁気ヘッド素子においては、面記録密度は100ギガビット/インチ<sup>2</sup>にも達する勢いである。上述したように、複合型薄膜磁気ヘッドにおいては、磁気記録媒体への情報の書き込みを目的とする誘導型薄膜磁気ヘッド素子と、磁気記録媒体からの情報の読み出しを目的とする磁気抵抗効果を利用した磁気抵抗型薄膜磁気ヘッド素子とを積層した構成となっている。この内、磁気抵抗型薄膜磁気ヘッド素子とを積層した構成となっている。この内、磁気抵抗型薄膜磁気ヘッド素子としては、外部磁界が与えられたときに通常のMR素子に比べて5~15倍の大きな磁気抵抗変化を示すGMR素子が用いられている。このようなGMR素子の性能をさらに向上させるために、磁気抵抗膜について種々の工夫が提案されている。

# [0003]

一般に、MR膜は磁気抵抗効果を示す磁性体を膜にしたもので、単層構造となっている。これに対して多くのGMR膜は、複数の膜を組み合わせた多層構造となっている。GMR膜において抵抗変化が発生するメカニズムについては幾つかの種類があり、メカニズムによってGMR膜の層構造が異なっている。例えば、超格子GMR膜やグランユラGMR膜は、比較的構造が簡単で、弱い磁界で大きな抵抗変化が得られる特長がある。また、量産に適したものとしてスピンバルブGMR膜が知られている。さらに、再生ヘッド素子としての特性は、上述した材料の選択の他にパターン巾で決定されている。このパターン巾はMRハイトやトラック巾であるが、トラック巾はフォトリソグラフィ・プロセスで決定され、MRハイトはエアー・ベアリング・サーフェイス(ABS)を形成する際の研磨量によって決定される。

# [0004]

一方、再生用ヘッド素子の性能の向上に伴って記録用ヘッド素子の性能向上も求められている。面記録密度を高くするには、トラック密度を高くする必要があるが、そのためには記録用ヘッド素子の磁極部分について半導体加工技術を利用して微細加工を施してトラック巾をサブミクロンオーダ、特に0.2μm以下と狭くする必要がある。しかしながら、半導体微細加工技術を利用してトラック巾を狭くしてゆくと、磁極部分が微細化されて十分な量の磁束が得られなくなるという問題がある。このように、再生ヘッド素子としてはMR膜をGMR膜に変更し、さらに磁気抵抗感度の高い材料を選択することで、比較的容易に所望の高い面記録密度に対応することができる。

### [0005]

一方、100ギガビット/インチ<sup>2</sup>に程度のきわめて高い面記録密度を実現するには、記録媒体である磁気ディスクに保持力の大きな材料を使用する必要がある。その理由は、保持力の大きな材料を使用しないと、記録密度が高くなるのに伴って、熱ゆらぎ現象によって書きこまれたデータが消失してしまうためである。このように高い保持力を有する材料を使用する場合には、書き込みには大きな磁束が必要とされるので、誘導型薄膜磁気ヘッド素子としても大きな磁束を発生で

きるものが要求されることになる。誘導型薄膜磁気ヘッド素子が発生する磁束を増大させる一般的な方法は、飽和磁束密度の大きな磁性材料(Hi·Bs 材料で飽和磁東密度が 1.8 T (テスラ)以上)でトラックポールを形成することである。従来、飽和磁東密度の大きな磁性材料としては、飽和磁東密度が 1.0 T の NiFe(80:20)や 1.5 T の NiFe(45:55)が一般的であり、最近では 1.8 T から 2.0 T の CoNiFe などがあるが、微細化されたトラックポールとして安定した状態で使用するには、1.8 T 程度の飽和磁東密度を有する磁性材料を使用するのが一般である。しかし、上述したようにトラックポールの幅をサブミクロンオーダと狭くした場合には、このような磁性材料では書き込みに必要な大きな磁束を安定して得ることができず、さらに飽和磁東密度の高い磁性材料を使用することが望まれている。従来、トラックポールを高飽和磁東密度の商い磁性材料で形成する場合には一般的にメッキ法が採用されているが、幅の狭いトラックポールを安定に形成するには、スパッタ法を採用するのが有利である。そのような観点から、飽和磁東密度が 2.0 T の FeN や 2.4 T の FeCo のスパッタ膜でトラックポールを形成するのが有力である。

図1~9に、従来の標準的な複合型薄膜磁気ヘッドの一例としてGMR素子を有するものの順次の製造工程を示す断面図である。これらの図面において、Aはエアベアリング面に垂直な平面で切って示す断面図であり、Bはエアーベアリング面に平行な平面で切って示す断面図である。なおこの例は、磁気抵抗効果型の読取用の薄膜磁気ヘッドの上に誘導型の書込用薄膜磁気ヘッドを積層した複合型薄膜磁気ヘッドである。

### [0007]

図1A,1Bに示すように、AlTiCより成る基板1の上に、例えばアルミナより成る絶縁膜2を約2~3 $\mu$  mの膜厚に堆積し、さらにその上に再生用のGMRへッド素子に対する磁気シールドを行うための磁性材料より成る下部シールド膜3を形成する。次に、この下部シールド膜3の上に30~35 n mの膜厚のアルミナより成る下部シールドギャップ膜4をスパッタリングにより形成した後、所定の層構造を有するGMR膜5を形成し、さらにこのGMR膜に対する引出し電極6を、リフトオフによって形成する。その後、アルミナのスパッタリングによ

り上部シールドギャップ膜 7 を 3 0 ~ 3 5 n m の膜厚に形成し、その上に GMR 素子の上部磁気シールド膜として作用する磁性材料膜 8 を、約 3  $\mu$  m の膜厚に形成する。

#### [0008]

次に、再生用のGMRへッド素子と記録用の誘導型薄膜磁気へッド素子を磁気的に分離して再生用GMRへッド素子の再生出力中のノイズを抑圧するためのアルミナより成る分離膜 9 を約 0 . 3  $\mu$  mの膜厚に形成した後、記録用へッド素子の下部ポール 1 0 を 1 . 5 ~ 2 . 0  $\mu$  mの膜厚に形成する。この下部ポール 1 0 は、CoNiFe のメッキ法で形成されている。なお、図面では各部の膜厚の比率は実際のものとは必ずしも一致しておらず、例えば分離膜 9 の膜厚は薄く描いてある。

# [0009]

次に、図2A、2Bに示すように、下部ポール10の上に非磁性材料より成るライトギャップ膜11を、例えば100nmの膜厚に形成し、さらにその上に高飽和磁束密度の磁性材料であるパーマロイより成る上部トラックポール12を所定のパターンにしたがって形成する。これと同時に下部ポール10と、後に形成される上部ポールとを磁気的に連結してバックギャップを形成するための連結部13を形成する。これら上部ポール12および連結部13は、メッキによりおよそ3~4 $\mu$ mの膜厚に形成する。

### [0010]

その後、実効書込みトラック巾の広がりを防止するために、すなわちデータの書込み時に下部ポール10において磁束が広がるのを防止するために、上部トラックポール12の周囲のライトギャップ膜11およびその下側の下部ポール10をイオンミリングによってエッチングしていわゆるトリム構造を形成する。その後、全体の上に厚さ3μm程度のアルミナ絶縁膜14を形成し、化学機械研磨(CMP)により表面を平坦とした状態を図3A,3Bに示す。

# [0011]

次に、図4A,4Bに示すように、平坦とした表面に、Cuより成る薄膜コイルを電解メッキにより形成するために、Cuより成る100nm程度の薄いシー

ド層15をスパッタにより形成し、その上に所定の開口パターンを有するフォトレジスト膜を形成した後、第1層目の薄膜コイル16を硫酸銅のメッキ液を用いる電解メッキにより所定のパターンにしたがって1.5 $\mu$ mの膜厚に形成する。その後,フォトレジスト膜を除去した後、シード層15をアルゴンイオンビームを用いるイオンミリングによって除去した様子を図5A,5Bに示す。このようにシード層15を除去し、コイル巻回体相互を分離して1つのコイル状の導体を形成する。このイオンビームミリングの際には、薄膜コイル16のコイル巻回体の底部にあるシード層15が薄膜コイルよりも外方に突出して残るのを抑止するために、イオンビームミリングを垂直に近い角度で行うと、イオンビームののように、イオンビームミリングを垂直に近い角度で行うと、イオンビームの衝撃によって飛散したシード層15の材料が再付着するようになるので、順次のコイル巻回体の間隔は広くしなければならない。

# [0012]

さらに、図6A,6Bに示すように、この第1層目の薄膜コイル16を絶縁分 離した状態で保持する絶縁膜17をフォトレジストにより形成し、図7A,7B に示すように、Cuより成るシード層18を形成し、電解メッキによって第2層 目の薄膜コイル19を所定のパターンにしたがって1.5 $\mu$ mの膜厚に形成する。 次に、シード層18をイオンミリングよって除去した後、第2層目の薄膜コイル 19を絶縁分離して支持するフォトレジストより成る絶縁膜20を形成し、上部 トラックポール12および連結部13と連結するようにパーマロイより成る上部 ポール 2 1 を約 3  $\mu$  mの膜厚に形成し、全体をアルミナより成るオーバーコート 膜22で覆った様子を図8A、8Bに示す。なお、第1層目および第2層目の薄 膜コイル16および19の内周端同士を電気的に接続するための接続部23は、 第2層目の薄膜コイル19を形成するときに同時形成する。最後に、GMR膜5、 ライトギャップ11、上部トラックポール12などが露出する端面を研磨してエ アーベアリング面ABSを形成し、スライダを完成する。実際の薄膜磁気ヘッド の製造においては、上述した構造をウエファに多数形成した後、多数の薄膜磁気 ヘッドが配列されたバーにウエファを分割し、このバーの側面を研磨してエアベ アリング面ABSを得るようにしている。

# [0013]

図9は、上述したようにして形成した従来の複合型薄膜磁気へッドの構成を模式的に示す断面図および平面図である。下部ポール10は広い面積を有しているが、上部トラックポール12および上部ポール21は下部ポールよりも狭い面積を有している。書込み用へッド素子の性能を決定する要因の一つにスロートハイトTHがある。このスロートハイトTHは、エアーベアリング面ABSから絶縁膜14のエッジまでの磁極部分の距離であり、この距離をできるだけ短くすることが望まれている。また、再生用ヘッド素子の性能を決定する要因の一つにMRハイトMRHがある。このMRハイト(MRH)は、端面がエアーベアリング面ABSに露出するMR膜5の、エアーベアリング面ABSを研磨して形成する際の研磨量を制御することによって所望のMRハイトMRHを得るようにしている。

# [0014]

上述したスロートハイトTHおよびMRハイトMRHと共に薄膜磁気ヘッドの性能を決定する要因としてエイペックスアングル $\theta$ がある。このエイペックスアングル $\theta$ は、薄膜コイル16を絶縁分離する絶縁膜17の側面の接線と上部ポール28の上面との成す角度として規定されるものであり、薄膜磁気ヘッドの微細化を達成するためにはこのエイペックスアングル $\theta$ をできるだけ大きくすることが要求されている。

# [0015]

上述したような従来の複合型薄膜磁気へッドにおける問題点について以下に説明する。薄膜コイル16、19を絶縁膜17、20によって絶縁分離して保持するように形成した後、上部ポール21を形成するが、この際絶縁膜17、20のエッジの立ち上がりに沿って上部ポール21を所定のパターンにしたがって形成する必要がある。このために約 $7\sim10~\mu$ mの段差に上部ポール21のパターンを規定するためのフォトレジストを $3\sim4~\mu$ mの膜厚で形成している。ここで、絶縁膜16, 19のエッジ部分においては最低でも $3~\mu$ mの膜厚のフォトレジストが必要であるとすると、このエッジの低部では $8\sim10~\mu$ mの厚いフォトレジ

ストが形成されることになる。記録ヘッドのトラック巾はトラックポール 120 巾によって主として規定されるので、上部ポール 21 は上部ポールほど微細加工が必要ではないが、トラック巾をサブミクロンと微細化する場合、特に  $0.2\mu$  m程度とする場合には、上部ポール 21 の磁極部分もサブミクロンオーダの微細化が要求されるようになる。

# [0016]

上述したように、上部ポール 2 1 をメッキにより所定のパターンに形成する際には、1 0  $\mu$  m以上の高低差のある上部トラックポール 1 2 と絶縁膜 1 7 ,2 0 の表面にフォトレジストを均一の膜厚にコーティングし、このフォトレジストに対して露光を行って上部ポール 2 1 の、サブミクロン巾の磁極部分を規定するパターンを形成する必要がある。すなわち、8  $\sim$  1 0  $\mu$  mの膜厚を有するフォトレジストでサブミクロンオーダのパターンを形成する必要がある。上部ポール 2 1 をメッキで形成するためには、シード層と呼ばれる薄いパーマロイ電極膜をスパッタリングにより予め形成しており、このパーマロイ膜によりフォトリソグラフィの露光時の光が反射される結果としてパターンの崩れが発生し、サブミクロンオーダの微細なパターンを正確に形成することは非常に困難であった。

#### [0017]

上述したように、面記録密度を向上するためには磁極部分の微細化が必要であるが、これに伴って少なくとも微細化された磁極部分を飽和磁束密度の高い磁性材料で形成する必要がある。このような磁性材料としては、一般的に FeN, FeCoが知られているが、これらの磁性材料はスパッタリングによって所定のパターンを有する膜として形成することが困難である。スパッタリングによって形成した磁性膜をパターニングするにはイオンミリングが用いられているが、エッチングレートが低いと共にサブミクロンオーダのトラック巾を精度良く制御することはできない。

# [0018]

また、飽和磁束密度の高い磁性材料として NiFe, CoNiFe, FeCo なども知られており、これらの磁性材料はメッキ法によって比較的簡単に所望のパターンに形成できる。例えば、NiFe では、その組成比率を Fe リッチ (50%以上)とする

ことで、 $1.5\sim1.6$  テスラ(T)が得られ、比較的安定した組成コントロールも可能である。しかしながら、面記録密度が1 インチ平方当たり $80\sim100$  G b となるとトラック巾は $0.2\mu$  m以下のものが要求され、それに伴って飽和磁束密度のさらに高い磁性材料の使用が要求されるようになってきた。そのためメッキ法によって磁性膜を形成する場合には、CoNiFe を用いることが有力視されているが、 $1.8\sim2.0$  T程度の磁気性能しか得られない。1 インチ当たり $80\sim100$  G b 程度の面記録密度を実現しようとすると、2 T 程度の高飽和磁束密度を有する他の磁性材料が望ましい。

#### [0019]

誘導型薄膜磁気へッドの高周波数特性を決める要因の一つに磁路長がある。この磁路長は、スロートハイト零の位置からバックギャップまでの距離として定義されるが、この磁路長を短くすることによって高周波数特性を向上することができる。薄膜コイルの順次のコイル巻回体の間隔、すなわちコイルピッチを短くすることによって磁路長を短くすることができるが限界がある。そこで上述したように薄膜コイルを2層構造とすることが行われている。従来、2層構造の薄膜コイルを形成する際には、1層目の薄膜コイルを形成した後、フォトレジスト絶縁膜を約2μmの厚さに形成している。この絶縁膜の外周面は丸みを帯びたものとなるので、2層目の薄膜コイルを形成する際に、この傾斜部にも電解メッキ用のシード層を形成すると、これを所定のパターンにイオンミリングでエッチングする際に傾斜部の影の部分は正確なエッチングが行われなくなり、コイル巻回体が短絡してしまう恐れがある。したがって、2層目の薄膜コイルは、絶縁膜の平坦部に形成する必要がある。

# [0020]

  $/0.5\mu$  mとし、合計で11個のコイル巻回体を2層の薄膜コイルで形成する場合、第1層目に6つのコイル巻回体を形成し、第2層目に5つのコイル巻回体を形成することになり、薄膜コイルが占める長さは11.5 $\mu$  mとなる。したがって、従来の薄膜磁気ヘッドにおいては、磁路長を短くすることができず、高周波数特性の改善が阻害されている。

# [0021]

上述したようにして形成された従来の複合型薄膜磁気ヘッドにおいては、特に書き込み用の誘導型薄膜磁気ヘッドの微細化の点で問題がある。すなわち、図9に示すように、下部ポール10および上部ポール21の、薄膜コイル16,19のコイル巻回体を囲む部分の長さである磁路長 $L_M$ を短くすることによって、誘導型薄膜磁気ヘッドの磁束立ち上がり時間(Flux Rise Time)や非線形トランジションシフト(Non-linear Transition Shift:NLTS)特性や重ね書き(Over Write)特性などを改善できることが知られている。この磁路長 $L_M$ を短くするためには、薄膜コイル16,19の、下部ポール10および上部ポール21によって囲まれる部分のコイル巾 $L_C$ を短くすることができなかった。

# [0022]

誘導型薄膜磁気へッドのコイル巾L。を短くするためには、薄膜コイルの各コイル巻回体の巾を小さくするとともに順次のコイル巻回体の間隔を狭くする必要があるが、薄膜コイルの電気抵抗を小さくするためには、コイル巻回体の巾を短くすることには制限がある。すなわち、薄膜コイルの抵抗値を低くするために、導電率の高い銅を用いても、薄膜コイルの高さは2~3μmに制限されるので、コイル巻回体の幅を1.5μmよりも狭くすることができない。これよりもコイル巻回体の幅を狭くすると、発熱によってGMT膜15の特性が劣化する恐れがある。さらに、下部ポール10や上部ポール21も加熱されて膨張し、ポール突出という現象が生じ、薄膜磁気ヘッドと記録媒体とが衝突するという大きな問題を引き起こすこともある。したがって、コイル巻回体の幅を狭くすることなく、コイル幅L。を短くするには、コイル巻回体の間隔を狭くする必要がある。

### [0023]

しかし、従来の薄膜磁気へッドにおいては、薄膜コイルのコイル巻回体16,19の間隔を狭くすることができない。以下、その理由を説明する。上述したように硫酸銅を用いる電解メッキ法により薄膜コイルのコイル巻回体を形成しているが、シード層の上に形成したフォトレジスト膜に形成した開口内に、ウエファ全体に亘って均一に銅を堆積させるためにシード層を100nmの膜厚で形成し、このシード層が露出している開口内に選択的に銅が堆積されるように電解メッキ処理を施してコイル巻回体を形成した後、個々のコイル巻回体を分離するために、シード層を選択的に除去している。このシード層の除去には、上述したように、コイル巻回体をマスクとして、例えばアルゴンを用いるイオンビームミリングを採用している。

# [0024]

ここで、コイル巻回体間のシード層を除去するには、イオンビームミリングを基体表面に対して垂直な方向から行なうのが良いが、このようにすると、エッチングされた銅の残渣の再付着が発生し、順次のコイル巻回体間の絶縁不良が起こるので、コイル巻回体の間隔を狭くすることができない。このような欠点を除去しようとして、 $5\sim10^\circ$  の角度を以てイオンビームミリングを行うと、フォトレジスト膜の影の部分にはイオンが十分に照射されず、シード層が部分的に残ってしまう。したがって、コイル巻回体間の絶縁不良を回避するためには、コイル巻回体の間の間隔を狭くすることができない。したがって、従来では、コイル巻回体間の間隔を $0.3\sim0.5\mu$ mと広くしており、これよりも狭くするには上に述べたように新たな困難な問題が発生し、コイル巻回体の間隔を狭くすることができなかった。

### [0025]

さらに、上述した電解メッキ法によって薄膜コイル16,19を形成する際には、薄膜コイルの膜厚の均一性を確保するために、硫酸銅のようなメッキ液を攪拌する必要があるが、ここで薄膜コイルのコイル巻回体の間隔を狭くするためにフォトレジスト膜の開口を画成する壁の幅を薄くすると、電解液の攪拌によってこの薄い壁が倒壊してしまい、薄膜コイルを正確に形成することができず、この点からも薄膜コイルのコイル巻回体の間隔を狭くすることができなかった。

### [0026]

誘導型薄膜磁気ヘッドのNLTS特性を向上するために、薄膜コイルのコイル 巻回数を多くすることが考えられる。しかし、磁路長を短くしたままでコイル巻 回数を多くするには、薄膜コイル層の層数を4層、5層と多くする必要があり、 これによってエイペックスアングルが大きくなってしまい、狭トラック幅を達成 することができなくなるという問題があった。エイペックスアングルを所定の範 囲に収めるためには、薄膜コイル層の層数は3層以下、好適には2層以下とする のが望ましいが、これではコイル巻回数を多くすることはできず、したがってN LTS特性を改善することができない。

### [0027]

さらに、上述したように2層の薄膜コイルを設ける場合、第2層目の薄膜コイル19の外周近傍では絶縁膜17が平坦ではなく湾曲しているので、第2層目の薄膜コイル19が垂直に形成されなくなる。例えば、0.3 $\mu$ m以下のスペースを持った薄膜コイルを1.5 $\mu$ m以上の膜厚で形成する場合、上述したように垂直に形成されない薄膜コイルのコイル巻回体の間に存在するシード層18にはアルゴンイオンが有効に入っていかず、またウエファの中心部と周辺部とではイオンミリングの角度が異なることから、シード層18が十分にエッチングされずに残ってしまうことがしばしばある。さらに、コイル巻回体のスペースが狭い場合、イオンミリングのアルゴン粒子がこの狭いスペースに入っていったとしても、アルゴン粒子と一緒に運び去られた Cu 粒子が再びコイル巻回体の側壁に付着することがある。このようなエッチング残滓があると、コイル巻回体が短絡されてしまう恐れがある。

### [0028]

特公昭55-41012号公報には、絶縁膜を介して第1および第2の薄膜コイル半部を絶縁膜を介して交互に配置した薄膜コイルが開示されている。この公報の第7図には、第1層目の薄膜コイルの第1および第2の薄膜コイル半部を左巻きに構成し、第2層目の薄膜コイルの第1および第2の薄膜コイル半部を右巻きに形成し、内側の接点パッド同士および外側の接点パッド同士を接続することによって同一方向に電流が流れるようにした構成が示されている。しかしながら、

この従来の薄膜コイルでは、第1の薄膜コイル半部を形成した後、全体に亘って 絶縁膜および導電膜をスパッタまたは蒸着によって形成し、さらにその上に選択 的にマスクを形成し、導電膜の、第1の薄膜コイル半部の上に形成されている部 分を選択的にエッチングし、第1の薄膜コイル半部の順次のコイル巻回体の間の スペースを埋める部分を残して第2の薄膜コイル半部を形成している。したがっ て、第1および第2の薄膜コイル半部は自己整合的に形成されておらず、コイル 巻回体の間隔をサブミクロンのオーダまで微細化することはできない。

### [0029]

本発明者は、上述した問題を少なくとも軽減するために、アメリカ特許第6,191,916 および6,204,997 において、第1の薄膜コイル半部をシード層を用いる電解メッキで形成した後、全体に亘って薄い絶縁膜およびシード層を形成し、第1の薄膜コイル半部の順次のコイル巻回体の間のスペースに開口を有するフォトレジスト膜を形成し、これをマスクとして電解メッキを施して第2の薄膜コイル半部を形成する方法を提案している。このような薄膜コイルの製造方法によれば、第1および第2の薄膜コイル半部を電解メッキによって正確に形成することができる。

#### [0030]

しかしながら、第2の薄膜コイル半部を形成するために所定のパターンの開口を有するフォトレジスト膜を用いているので、第1および第2の薄膜コイル半部を自己整合的に形成することはできず、したがって順次のコイル巻回体の間のスペースをクオーターミクロンオーダと狭くすることは困難である。

### [0031]

上述した問題は、薄膜磁気ヘッドに限られるものではなく、半導体集積回路において、微細な導電パターンを形成する場合にも同様に現れるものである。すなわち、半導体基板に、サブミクロンオーダー、特にクオーターミクロンで複数の導電細条を互いに平行に形成する場合にも、順次の導電細条の間隔を狭くして、導電パターンの占有面積をできるだけ小さくすることが望まれている。特に、導電細条の膜厚が厚く、間隔が狭い場合には、アスペクト比が相当大きな凹部内に導電材料を良好に堆積させる必要があるが、量産に適した従来の技術ではそのよ

うな要求を満たすことができない。さらに、導電細条の幅は、それが使用される 用途に応じた幅とする必要があり、きわめて狭い幅の導電細条と、それよりも幅 の広い導電細条との双方を有する導電パターンが望ましい場合もあるが、。このよ うな導電パターンを同時に形成するのが望ましいが、従来の技術では困難であっ た。

# [0032]

# 発明の概要

本発明の目的は、互いに狭い間隔で分離された複数の幅の狭い導電細条を有する導電パターン、特に互いに狭い間隔で分離された複数の幅の狭い導電細条と、 互いに狭い間隔で分離された複数の幅の広い導電細条とを有する導電パターンお よびそのような導電パターンを製造する方法を提供しようとするものである。

#### [0033]

本発明の他の目的は、誘導型薄膜磁気ヘッドの薄膜コイルのコイル巻回体の間隔を狭くしてコイル巾Lcを狭くし、その結果として磁路長Lmを短くして性能を改善した薄膜磁気ヘッドおよび複合型薄膜磁気ヘッドを提供しようとするものである。

### [0034]

本発明の他の目的は、誘導型薄膜磁気ヘッドの薄膜コイルのコイル巻回体の間隔を狭くしてコイル巾L。を狭くし、その結果として磁路長Lmを短くして性能を改善した薄膜磁気ヘッドおよび複合型薄膜磁気ヘッドを容易かつ正確に製造することができる薄膜磁気ヘッドの製造方法を提供しようとするものである。

### [0035]

本発明による導電パターンは、

電気絶縁性の表面を有する基体と、

この基体の表面に、所定の幅を有する凹部を画成するように間隔を置い て配置された所定の幅の複数の第1の導電細条半部と、

前記基体の表面および前記第1の導電細条半部の間に画成された凹部の 表面に形成された第1の絶縁膜と、

この第1の絶縁膜の上であって、前記第1の導電細条半部の間に画成さ

れた凹部を埋めるように形成された複数の第2の導電細条半部と、

前記基体の表面の、前記第1および第2の導電細条半部が形成されていない部分を埋めるように形成された第2の絶縁膜と、

前記第1および第2の導電細条半部の表面と、前記凹部の表面に形成された第1の絶縁膜の端面と、前記第2の絶縁膜の表面とで構成される同一平坦面に形成された第3の絶縁膜と、

を具えるものである。

### [0036]

このような導電パターンを製造する本発明の製造方法は、

基体の電気絶縁性の表面に、所定の幅を有する凹部を画成するように間隔を置いて所定の幅の複数の第1の導電細条半部を形成する工程と、

前記基体の表面および前記第1の導電細条半部の間に画成された凹部の表面に 第1の絶縁膜を形成する工程と、

前記第1の導電細条半部が形成されている領域を選択的に覆うようにレジスト を形成する工程と、

前記レジストで覆われていない部分の基体の表面に第2の絶縁膜を形成する工程と、

前記レジストを除去した後、前記第1の導電細条半部の間に画成された凹部を 埋めるように導電膜を形成する工程と、

この導電膜、前記第1の導電細条半部の表面に形成された前記第1の絶縁膜および前記第2の絶縁膜を、前記第1の導電細条半部の表面が露出するまで研磨して、前記第1の導電細条半部の間に画成された凹部に埋め込まれた複数の第2の 導電細条半部を形成する工程と、

この研磨によって同一平坦面とされた第1および第2の導電細条半部の表面および第2の絶縁膜の表面に第3の絶縁膜を形成する工程と、

を具えるものである。

# [0037]

本発明による製造方法においては、第1の導電細条を銅の電解メッキで形成し、第2の導電細条はCu-CVDで形成したり、第1および第2の導電細条の双方を銅の

電解メッキで形成することができるが、Cu-CVDの方がステップカバレージが良好であるので、幅が狭く、膜厚が厚い第2の導電細条を形成する場合には、第2の導電細条を Cu-CVD で形成する方が良い。

# [0038]

さらに本発明による導電パターンは、

電気絶縁性の表面を有する基体と、

この基体の表面に、第1の幅を有する凹部を画成するように間隔を置いて配置され、第2の幅を有する複数の第1の導電細条群の第1の導電細条半部と、

前記基体の表面に、前記第1の幅よりも広い第3の幅を有する凹部を画成するように間隔を置いて配置され、前記第2の幅よりも広い第4の幅を有する複数の第2の導電細条群の第1の導電細条半部と、

前記基体の表面および前記第1および第2の導電細条群の第1の導電細条半部 の間に画成された凹部の表面に形成された第1の絶縁膜と、

前記基体の表面の、前記第1および第2の導電細条群が形成されていない部分を埋めるように形成された第2の絶縁膜と、

前記第1の絶縁膜の上であって、前記第1の導電細条群の第1の導電細条半部間に画成された凹部を埋めるように形成された複数の第2の導電細条半部と、

前記第1の絶縁膜の上であって、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがCVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有する複数の第2の導電細条半部と、

前記第1の導電細条群の第1および第2の導電細条半部、第2の導電細条群の 第2の導電細条半部の表面と、前記第2の絶縁膜の表面とで構成される同一平坦 面に形成された第3の絶縁膜と、

を具えるものである。

# [0039]

このような導電パターンを製造する本発明の方法は、

基体の電気絶縁性の表面の上に、第1の幅を有する凹部を画成するように、第 2の幅を有する複数の第1の導電細条を間隔を置いて形成するとともに、前記第 1の幅よりも広い第3の幅を有する凹部を画成するように、前記第2の幅よりも 広い第4の幅を有する複数の第2の導電細条を間隔を置いて形成する工程と、

前記基体の表面および前記第1および第2の導電細条の表面上に第1の絶縁膜 を形成する工程と、

前記第1および第2の導電細条が形成されている領域を選択的に覆うように被 覆膜を形成する工程と、

この被覆膜で覆われていない部分の基体の表面に第2の絶縁膜を形成する工程と、

前記被覆膜を除去した後、前記第1の絶縁膜の上に、前記第1の導電細条の間に画成された凹部を完全に埋めるとともに、前記第2の導電細条の間に画成された凹部を部分的に埋めるように第1の導電膜をCVDで形成する工程と、

この第1の導電膜の上に、前記第2の導電細条の間に画成された凹部を完全に 埋めるように第2の導電膜を電解メッキで形成する工程と、

前記第1および第2の導電膜、前記第1および第2の導電細条の表面を覆う第1の絶縁膜および前記第2の絶縁膜を、前記第1および第2の導電細条の表面が露出するまで研磨して、前記第1の導電細条の間に画成された凹部内に配置され、前記第1の導電膜で形成された複数の第3の導電細条を形成するとともに、前記第2の導電細条の間に画成された凹部内に配置され、それぞれがCVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有する複数の第4の導電細条を形成する工程と、

前記第1、第2、第3および第4の導電細条の表面と、前記第2の絶縁膜の表面の同一平坦面上に第3の絶縁膜を形成する工程と、

を具えるものである。

# [0040]

本発明は、基板と、この基板によって支持された少なくとも誘導型薄膜磁気へッド素子を具える薄膜磁気へッドであって、前記誘導型薄膜磁気へッド素子が、

前記基板上に、エアーベアリング面から内方に延在するように形成された 磁性材料より成る下部ポールと、 この下部ポールの一方の表面上に、前記エアーベアリング面からトラックポールの長さに相当する距離だけ内方に延在するように形成された磁性材料より成る下部トラックポールと、

前記下部ポールの一方の表面上に、前記エアーベアリング面から離れた位置においてバックギャップを構成するように形成された磁性材料より成る橋絡部と、

前記下部ポールの一方の表面上に、下部ポールとは反対側の表面が前記下部トラックポールの表面と同一面となるように形成された薄膜コイルと、

前記下部トラックポールおよび薄膜コイルの平坦な表面の上に平坦に形成された非磁性材料より成るライトギャップ膜と、

このライトギャップ膜の、前記下部トラックポールと接触する表面とは反対側の表面に形成され、前記下部トラックポールと整列する上部トラックポールが一体的に形成されているとともに前記橋絡部と接触するように形成された磁性材料より成る上部ポールと、

を具え、前記薄膜コイルが、

所定の間隔を置いて形成されたコイル巻回体を有する第1の薄膜コイル 半部と、

この第1の薄膜コイル半部の順次のコイル巻回体の間に、第1の薄膜コイル半部のコイル巻回体と自己整合的に形成され、少なくとも一部分が、CVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有するコイル巻回体を有する第2の薄膜コイル半部と、

これら第1および第2の薄膜コイル半部の順次のコイル巻回体間のスペースを埋めるように形成された絶縁膜と、

前記第1および第2の薄膜コイル半部のいずれか一方の最内周のコイル 巻回体と、他方の薄膜コイル半部の最外周のコイル巻回体との間を電気的に接続 する第1のジャンパ配線と、

他方の薄膜コイル半部の最内周のコイル巻回体に一端が接続された第 2 のジャンパ配線と、 を具えるものである。

#### [0041]

このような本発明による薄膜磁気ヘッドにおいては、前記第1の薄膜コイル半部のコイル巻回体を銅の電解メッキで形成し、前記第2の薄膜コイル半部のコイル巻回体を、Cu-CVDで形成された第1の導電膜と、銅の電解メッキで形成された第1の導電膜との2層構造とするのが好適である。この場合、第2の薄膜コイル半部のコイル巻回体の、トラックボールと橋絡部との間の部分は幅が狭く形成されているので、全体が銅の電解メッキで形成された第1の導電膜で構成されることになるが、幅の広い部分は、上述したように銅の電解メッキによって形成された第1の導電膜と、Cu-CVDで形成された第2の導電膜との2層構造となる。さらに、前記第1および第2の薄膜コイル半部の隣接するコイル巻回体間に配設された前記絶縁膜の膜厚は、0.03~0.25μmとするのが好適である。また、この絶縁膜は、アルミナ、酸化シリコンおよび窒化シリコンなどの無機絶縁材料で形成することができ、特にアルミナ-CVDで形成するのが好適である。

### [0042]

このように本発明による薄膜磁気ヘッドにおいては、前記薄膜コイルを第1および第2の薄膜コイル半部を以て構成し、第1の薄膜コイル半部の順次のコイル巻回体間の間隔をコイル巻回体の巾よりもやや大きくすることによって、この順次のコイル巻回体間に第2の薄膜コイル半部の順次のコイル巻回体を絶縁層を介して自己整合的に配置することができ、これら第1および第2の薄膜コイル半部のコイル巻回体間の間隔をきわめて小さくすることができ、したがって磁路長を短くすることができ、その結果として磁束立ち上がり時間やNLTS特性や重ね書き特性などを改善することができる。

# [0043]

本発明による薄膜磁気ヘッドにおいては、前記第1および第2の薄膜コイル半部の隣接するコイル巻回体の間隔を $0.2\mu$ m以下、特に $0.03\sim0.15\mu$ mとするのが好適である。ここで、順次のコイル巻回体間の間隔を $0.03\mu$ mよりも狭くすると、順次のコイル巻回体間の絶縁不良が発生する恐れがある。また、順次のコイル巻回体間の間隔を $0.2\mu$ mよりも大きくしたのでは、薄膜コイル

の磁路長を短縮する効果が十分に得られない。本発明では、上述したように、順次のコイル巻回体間の間隔を $0.2\mu$ m以下、特に $0.03\sim0.15\mu$ mと狭くすることによって、コイル巻回体の巾を狭くすることなく上述した磁路長を、図9に示した従来の誘導型薄膜磁気へッドの磁路長の半分以下と短くすることができ、上述したアメリカ特許第6,191,916および6,204,997に開示された誘導型薄膜磁気へッドの磁路長に比べても短くすることができ、誘導型薄膜磁気へッドの性能を著しく向上することができる。

### [0044]

さらに本発明による薄膜磁気ヘッドにおいては、前記下部トラックポールおよび上部トラックポールをRIE (Reactive Ion Etching)により自己整合的に形成し、さらに下部ポールの表面を部分的にエッチングしてトリム構造を形成するのが好適である。また、上部トラックポールおよび上部ポールは、FeN、FeCo、CoNiFe、FeAINまたはFeZrNで形成し、下部トラックポールは、FeN、FeCo、CoNiFe、FeAIN、FeZrNまたはNiFeで形成するのが好適である。この場合、CoNiFe、FeCo、NiFeはメッキ膜として形成し、FeN、FeCo、FeAINおよびFeZrNはスパッタ膜で形成することができる。

# [0045]

本発明は、基板によって支持された少なくとも誘導型薄膜磁気ヘッド素子を 具える薄膜磁気ヘッドを製造する方法であって、前記誘導型薄膜磁気ヘッド素子 を形成する方法が、

磁性材料より成る下部ポールを構成する第1の磁性材料膜を前記基板によって支持されるように形成する工程と、

この第1の磁性材料膜の上に下部トラックポールおよびバックギャップ の橋絡部を構成する第2の磁性材料膜を形成する工程と、

前記第1の磁性材料膜の上に、絶縁分離された状態で支持された薄膜コイルを形成する工程と、

前記第2の磁性材料膜および薄膜コイルの表面を平坦な同一面となるように研磨する工程と、

この平坦な表面の上に非磁性材料より成るライトギャップ膜を平坦に形成する工程と、

このライトギャップ膜の平坦な表面に、上部トラックポールおよび上部 ポールを構成する第3の磁性材料膜を前記橋絡部と接触するように形成する工程 と、

この第3の磁性材料膜の、上部トラックポールを形成すべき部分にマスクを形成する工程と、

前記第3の磁性材料膜を選択的にエッチングして上部トラックポールを 形成し、この上部トラックポールの周辺のライトギャップ膜およびその下側の第 2の磁性材料膜を選択的に除去して下部トラックポールを形成するエッチング工程と、

全体の上に絶縁材料より成るオーバーコート膜を形成する工程と、 を具え、前記薄膜コイルを形成する工程が、

前記第1の磁性材料膜の上に、これから絶縁分離されるように第1の薄膜コイル半部の複数のコイル巻回体を、前記下部ポール、下部トラックポール、上部トラックポール、上部ポールおよび橋絡部で囲まれる部分では、他の部分よりも幅が狭くなるように凹部を画成するように形成する工程と、

この第1の薄膜コイル半部の全体を覆うように第1の絶縁膜を形成する工程と、

この第1の絶縁膜の上に、前記第1の薄膜コイル半部のコイル巻回体の間に画成された幅の狭い凹部を完全に埋めるとともに、幅の広い凹部を部分的に埋めるように第1の導電膜をCVDで形成する工程と、

この第1の導電膜の上の薄膜コイル形成領域に、幅の広い凹部を完全に埋めるように第2の導電膜を電解メッキで形成する工程と、

表面全体を覆うように第2の絶縁膜を形成する工程と、

前記第1および第2の導電膜、前記第1の薄膜コイル半部のコイル巻回体の表面を覆う第1の絶縁膜および前記第2の絶縁膜を、前記第1の薄膜コイル半部のコイル巻回体の表面が露出するまで研磨して、前記第1の薄膜コイル半部のコイル巻回体の間に画成された凹部内に配置された第2の薄膜コイル半部のコイ

ル巻回体を形成する工程と、

を具え、前記第3の磁性材料膜を形成する前に、前記第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部および最外周のコイル巻回体の端部においてコンタクト部を露出させ、前記第3の磁性材料膜を形成する工程と同時に、この第3の磁性材料膜を構成する磁性材料によって、前記第1および第2の薄膜コイル半部の一方の最内周のコイル巻回体の端部のコンタクト部と、第1および第2の薄膜コイル半部の他方の最外周のコイル巻回体の端部のコンタクト部との間を電気的に接続する第1のジャンパ配線および他方の薄膜コイル半部の最内周のコイル巻回体の端部のコンタクト部に電気的に接続された第2のジャンパ配線を形成するものである。

#### [0046]

このような本発明による薄膜磁気ヘッドの製造方法の好適な実施例においては、前記第1の薄膜コイル半部を銅の電解メッキで形成し、前記第2の薄膜コイル半部の第1の導電膜を Cu-CVD で形成し、第2の導電膜を銅の電解メッキで形成する。この場合、第2の導電膜を銅の電解メッキで形成する前に、前記第1の導電膜の薄膜コイル形成領域以外の部分をレジストで覆い、第2の導電膜を形成した後、このレジストを除去して第1の導電膜を部分的に露出させ、第2の導電膜をマスクとして第1の導電膜の露出している部分を選択的に除去するのが好適である。この第1の導電膜の露出している部分の選択的な除去は、イオンミリング、高温 RIE 等によるドライエッチング、希硫酸あるいは希塩酸等を用いるウエットエッチング、または硫酸銅液中での電解エッチングで行うのが好適である。

#### [0047]

また、第2の薄膜コイル半部のコイル巻回体を構成する第2の導電膜を形成し、 さらにその上に第2の絶縁膜を形成した後、それらを研磨する工程は、アルカリスラリや中性スラリを用いるCMP、イオンビームミリングやスパッタエッチングなどのドライエッチングで行ったり、CMPで荒く除去した後、ドライエッチングで微調整して除去することができる。

#### [0048]

また、エアーベアリング面に最も近いコイル巻回体を第2の薄膜コイル半部の

最外周のコイル巻回体で構成し、バックギャップを構成する橋絡部に最も近いコイル巻回体を第2の薄膜コイル半部の最内周のコイル巻回体で構成する場合、これら第2の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体の幅を、それ以外のコイル巻回体の幅よりも広くするのが好適である。その理由は、第1薄膜コイル半部を形成する位置がずれた場合でも、これら最外周のコイル巻回体および最内周のコイル巻回体の幅が所望の値よりも狭くなり、抵抗値が過度に高くなる恐れがなくなるためである。

### [0049]

本発明による薄膜磁気ヘッドの製造方法においては、前記エッチング工程にお いて、前記下部トラックポールを形成した後もRIEを続けて前記ライトギャッ プ膜を選択的に除去し、さらに前記下部ポールの表面を、その厚さの一部分に亘っ て除去してトリム構造をセルフアライメントで形成するのが好適である。この場 合、上部トラックポールおよび上部ポールを構成する第3の磁性材料膜をライト ギャップ膜の平坦な表面に平坦に形成するので、上部トラックポールおよび下部 トラックポールの幅をサブミクロンオーダーと非常に狭くしてもきわめて正確に 形成することができる。また、前記第3の磁性材料膜をFeN、FeCo、CoNiFe、 FeAlNまたはFeZrNで形成し、下部トラックポールをFeN、FeCo、CoNiFe、FeAlN、 FeZrNまたはNiFeで形成するのが好適である。この場合、CoNiFe、FeCo、NiFe はメッキ膜として形成し、FeN、FeCo、FeAlNおよびFeZrNはスパッタ膜で形成 することができる。また、下部トラックポールおよび上部トラックポールを形成 するためのRIEを、Cl₂、Cl₂にBCl₂などのホウ素系ガスを混合した混合ガスあ るいはCl。にAr, N。などの不活性ガスを混合した混合ガスなどの雰囲気中で、5 [0050]

さらに本発明による薄膜磁気ヘッドの製造方法においては、第1および第2の薄膜コイル半部を絶縁する第1の絶縁膜は、アルミナーCVD で形成するのが好適である。このアルミナーCVD 膜は、1~2 Torr の減圧中において、100~400° C の温度、特に150~200° C の温度で、 $Al(CH_3)_3$  または  $AlCl_3$  と、 $H_2O$ ,  $N_2$ ,  $N_2O$  または  $H_2O_2$  とを交互に断続的に噴射するアトミックレイヤー法で形成され

た減圧 Al<sub>2</sub>O<sub>3</sub>·CVD 膜とするのが特に好適である。加熱による磁性材料の劣化を考えると、加熱温度は300°C以下とするのが好適であるが、短時間の加熱であれば、400°Cとしても差し支えない。このようにして、絶縁膜の膜厚を薄くしてもステップカバレージに優れているとともに絶縁特性の良い絶縁膜が形成できる。

# 図面の簡単な説明

図1A, B~8A, Bは、従来の複合型薄膜磁気ヘッドを製造する順次の工程を示す断面図;

図9A,Bは、従来の複合型薄膜磁気ヘッドの構成を示す断面図および平面図; 図10A,10B~16A,16Bは、本発明による複合型薄膜磁気ヘッドの 一例を製造する順次の工程を示す断面図:

図17Aおよび17Bは、第1および第2の薄膜コイル半部と、これらを接続する第1および第2のジャンパ配線の配置を示す平面図および断面図:

図18A、18B~20A、20Bは、それ以降の順次の工程を示す断面図;

図21は、上部トラックポールおよびそれを形成するためのレジスト開口を示す す平面図;

図22は、次の工程を示す断面図;

図23~31は、本発明による導電パターンの製造方法の一実施例の順次の工程を示す断面図:

図32~39は、本発明による導電パターンの製造方法の他の実施例の順次の 工程を示す断面図;

図42~46は、本発明による複合型薄膜磁気ヘッドの第6の実施例の順次の工程を示す断面図である。

[0051]

### 好適実施例の説明

図10~22は、本発明による複合型薄膜磁気ヘッドの第1の実施例の順次の 工程を示す断面図および平面図であり、断面図において、Aはエアーベアリング 面に垂直な断面図、Bは磁極部分をエアーベアリング面に平行な平面で切って示 す断面図である。読み取り用の磁気抵抗型薄膜磁気ヘッドであるGMRヘッド素子の構成およびその製造方法は従来のものとほぼ同じである。図10A、10B に示すように、AlTiCより成る基板31の上に、アルミナより成る絶縁膜32を約 $3\mu$ mの膜厚に堆積し、さらにその上に読み出し用のGMRヘッド素子に対する磁気シールドを行うために、パーマロイより成る下部シールド膜33を、フォトレジスト膜をマスクとするメッキ法によって所定のパターンにしたがってほぼ $2\sim 3\mu$ mの膜厚に形成する。

#### [0052]

次に、ウエファ全体の上に  $3\sim 4~\mu$  mの膜厚のアルミナ膜を形成し、CMPによって平坦化することで下部シールド膜を露出させる。続いて、 $3~0\sim 3~5~n$  m の膜厚のアルミナより成る下部シールドギャップ膜 3~4 をスパッタリングにより形成した後、所定の層構造を有する GMR膜 3~5 およびこの GMR膜に対する引出し電極 3~6 を、リフトオフによって形成する。その後、アルミナのスパッタリングにより上部シールドギャップ膜 3~7 を  $3~0\sim 3~5~n$  mの膜厚に形成し、その上に GMR ヘッド素子の上部磁気シールド膜 3~8 を、約  $1\sim 1$ .  $5~\mu$  mの膜厚に形成する。

# [0053]

次に、再生用のGMRヘッド素子と記録用の誘導型薄膜磁気ヘッド素子を磁気的に分離して再生用GMRヘッド素子の再生出力中のノイズを抑圧するためのアルミナより成る分離膜 3 9 を約 0 . 1 5 ~ 0 . 3  $\mu$  mの膜厚に形成した後、記録用ヘッド素子の下部ポールを構成する磁性材料膜 4 0 を 0 . 5 ~ 2 . 0  $\mu$  mの膜厚に形成する。この磁性材料膜 4 0 は、NiFe(80%:20%)やNiFe(45%:55%)、

FeCo(67%:33%)あるいはCoNiFe(64%:18%:18%)のメッキ膜で形成したり、FeAlN, FeN, FeCo, FeZrNなどのスパッタ膜で形成できるが、本例ではCoNiFe(64%:18%:18%)のメッキ膜で形成する。

### [0054]

次に、磁性材料膜 40 の上に、CoNiFeより成る磁性材料膜 42 を電解メッキ法により 1.5  $\mu$  mの膜厚に形成し、さらにその上にCoFeより成る磁性材料膜 41

を同じく電解メッキ法で1.0 $\mu$ mの膜厚に形成する。後述するように、磁性材料膜41は下部トラックポールを構成するものであり、磁性材料膜42は磁性材料膜40と共に下部ポールを構成するものである。また、磁性材料膜42を形成するのと同時にバックギャップにおける第1の橋絡部43aを形成し、磁性材料膜41を形成するのと同時に第2の橋絡部43bを形成する。

# [0055]

次に、表面全体にアルミナより成る絶縁膜44を0.2μmの膜厚に形成し、 さらにその上に、Cuより成るシード膜45を50nmの膜厚に形成する。このシー ド層45の上に、所定の形状のレジストマスクを形成した後、電解メッキにより 第 1 の薄膜コイル半部 4 6 を 2 . 0 ~ 3 . 0 μ m の膜厚に形成し、レジストマス クを除去して露出したシード膜45を除去し、さらに、表面全体を覆うようにア ルミナ絶縁膜48を0.1μmの膜厚に形成した様子を図11に示す。本発明で は、このアルミナ絶縁膜48の膜厚は、 $0.03\sim0.25\mu$ mとすることがで きる。このアルミナ絶縁膜48の膜厚によって磁路長が左右されるため、できる だけ薄くするのが望ましいが、従来の薄膜コイルの製造方法において、順次のコ イル巻回体間のスペースを250nm以下にすると、露出したシード膜をイオン ミリングで除去する際、再付着のためコイル巻回体間が電気的に短絡される恐れ があるのに対し。本発明ではそのような短絡は発生しない。また、アルミナ絶縁 膜48の膜厚を30nmよりも薄くすると、Cu-メッキで形成した第1の薄膜コイ ル半部46と、後にCu-CVDおよびCu-Pで形成される第2の薄膜コイル半部をCM P処理をする際に、これらの薄膜コイル半部の間で銅が移動するスミヤ現象が発 生し易いため、コイル巻回体間が互いに電気的に短絡される恐れがある。

# [0056]

また、本実施例においては、薄膜コイルの、下部ポールおよび上部ポールによって囲まれる部分においては、最外周のコイル巻回体および最内周のコイル巻回体を後に形成する第2の薄膜コイル半部で構成し、さらにそれらの幅が他の部分よりも広く形成されるように、第1の薄膜コイル半部46の最外周のコイル巻回体と磁性材料膜41,42との間の間隔W1および第1および第2の内周のコイル

#### [0057]

このように、W1、W2>W3とする理由は以下の通りである。上述したよう に第1の薄膜コイル半部46を形成する際にはレジストマスクを使用するが、そ の位置がずれる可能性がある。例えば、レジストマスクがエアーベアリング面側 にずれると、磁性材料膜41、42の端面と第1の薄膜コイル半部46の最外周 のコイル巻回体との間のスペースの幅W1は狭くなり、レジストマスクがエアー ベアリング面とは反対側にずれると、バックギャップを構成する橋絡部43a、 43 bの端面と第1の薄膜コイル半部46の最内周のコイル巻回体との間のス ペースの幅W2が狭くなる。このように幅W1あるいはW2がミスアライメント 等で狭くなると、後に形成される第2の薄膜コイル半部のコイル巻回体の幅が狭 くなり、抵抗値が所定の値よりも高くなってしまう。特に、最外周のコイル巻回 体は、その長さが他のコイル巻回体に比べて長いので、その幅W1が狭くなると 抵抗値が非常に高くなり、発熱する恐れがある。このようにエアーベアリング面 に近い部分での発熱は、熱膨張によってポールチップが外側に膨らんで記録媒体 と接触するポール突出(pole protrusion)の問題が起こる恐れがある。上述した ように、W1、W2>W3とすることによって、第1の薄膜コイル半部46を形 成する際のレジストマスクの位置のずれがあっても、第1の薄膜コイル半部の最 外周および最内周のコイル巻回体の幅が所定の幅よりも狭くなることがなくなり、 上述したポール突出の問題を有効に解決することができる。さらに、第1の薄膜 コイル半部46を形成する際に、その最外周および最内周のコイル巻回体と磁性 材料膜41,42および橋絡部43a、43bとの間の距離が長くなると、フォ トリソグラフィの露光時にこれらの磁性材料膜および橋絡部からの反射が少なく くなるので、フォトリソグラフィが容易かつ正確となるという利点もある。

# [0058]

さらに、薄膜コイル半部の各コイル巻回体は同じ幅で形成されているのではなく、磁路を構成する部分の幅はその他の部分の幅よりも狭くして磁路長を短くしている。すなわち、図11において、橋絡部43a,43bのエアーベアリング面とは反対側にある凹部の幅W4は、上述した幅W1,W2およびW3よりも広くなっている。ただし、この図面は、これらの幅の比率を正確に表すものではなく、大小関係を示すものである。

# [0059]

本例ではアルミナ絶縁膜 4.8 を、C V D によって形成する。すなわち、ウエファを収容した C V D チャンバを  $1\sim 2$  Torrの減圧状態に保ち、  $1.0.0\sim 4.0.0$ ° C の温度で、 $Al(CH_3)_3$  または $AlCl_3$ と、 $H_2O$ ,  $N_2$ ,  $N_2O$ あるいは $H_2O_2$ とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するのが好適である。本例では、 1.5 Torrに減圧し、温度を 2.5.0° C に保ったチャンバに、水蒸気(H2O)と $Al(CH_3)_3$ を約 1 秒間に 1 回の割合で噴射させて減圧アルミナ・CVD絶縁膜 4.8 を形成する。このような減圧アルミナ・CVD絶縁膜 4.8 を形成する。このような減圧アルミナ・CVD絶縁膜 4.8 を形成する。このような減圧アルミナ・CVD絶縁膜 4.8 を形成する。このような減圧アルミナ・CVD絶縁膜 4.8 を形成する。このような減圧アルミナ・CVD絶縁膜 4.8 を形成する。さらに、アルミナ・CVD絶縁膜 4.8 の表面全体に 6.8 でいる利点がある。さらに、アルミナ・CVD絶縁膜 6.8 の表面全体に 6.8 でいる 6.8 では 6.

# [0060]

さらに、Cu-CVD膜49の上に所定のパターンのレジスト50を形成した後、Cu-CVD膜49をシード層として用いて、薄膜コイル形成領域の上にフォトリソグラフィで選択的に銅の電解メッキ膜(以後、Cu-P膜と称する)51を2.5 $\mu$ mの膜厚に形成した様子を図13に示す。

### [0061]

に、図15に示すように、全体の上にアルミナ絶縁膜52を3~4 $\mu$ mの膜厚に形成した後、銅の電解メッキ膜(以後、Cu-P膜と称する)51上の凸部形状のアルミナ絶縁膜をCMPで平坦化する。CMPによってアルミナ絶縁膜52、Cu-P膜51、Cu-CVD膜49およびアルミナ・CVD絶縁膜48を研磨して表面を平坦とした様子を図16に示す。このCMPはアルカリスラリや中性スラリを用いるCMPとするが、イオンビームミリングやスパッタエッチングなどのドライエッチングで行ったり、CMPで粗く除去した後、ドライエッチングで微調整して除去することもできる。

#### [0062]

このように、CMPによって、第1の薄膜コイル半部46、磁性材料膜41、 第2の橋絡部43b、アルミナ絶縁膜52を露出させるとともに、第1の薄膜コ イル半部 4 6 の間にアルミナ-CVD絶縁膜 4 8 を介して第 2 の薄膜コイル半部 5 3が自己整合的に形成された様子を図17Aの平面図および17Bの断面図に示 す。ただし、図17Bでは、絶縁膜44および48は太線で示してある。本例で は、上述したように、W1、W2>W3としたので、第2の薄膜コイル半部53 の最外周のコイル巻回体53aおよび最内周のコイル巻回体53bの幅は、その 他のコイル巻回体の幅よりも広くなっている。また、後に配線に対するコンタク ト部を構成する最内周のコイル巻回体の端部46aの幅はさらに広くしてある。 また、第1の薄膜コイル半部46の最外周のコイル巻回体の端部と連続し、第1 の接点パッド位置まで延在する配線63と、第2の薄膜コイル半部の最内周のコ イル巻回体を、後に形成するジャンパ配線を介して第2の接点パッドまで導く第 2の配線64を、第1の薄膜コイル半部46と同時に形成する。また、バック ギャップを構成する磁性材料より成る橋絡部43a、43bと第1の薄膜コイル 半部46の最内周のコイル巻回体との間にはアルミナ絶縁膜52が残っている。 このアルミナ絶縁膜52の幅は、3~5μmとすることができる。

#### [0063]

第1および第2の薄膜コイル半部46および53の、磁性材料膜41,42と 橋絡部43a、43bとで囲まれる部分の幅は、それ以外の部分の幅よりも狭く して、磁路長を短くしている。本発明においては、上述したように、第1の薄膜コイル半部46の順次のコイル巻回体間に形成される凹部を埋めるように、Cu-CVD膜49を形成し、さらにその上にCu-P膜51を形成しているが、幅の狭い凹部では、その側壁からのCu-CVDの成長のために、凹部はCu-CVD膜49だけで埋められるが、幅の広い凹部ではCu-CVD膜49だけでは埋められず、足りない部分はCu-P膜51によって埋められることになる。したがって、図17Bの断面図に示すように、薄膜コイルのコイル巻回体の幅の狭い部分は、Cu-CVD膜49だけで形成されているが、幅の広い部分はCu-CVD膜49とCu-P膜51とで形成されることになる。

# [0064]

さらに、図18に示すように、第2橋絡部43 b と、第1および第2の薄膜コイル半部46および53の最内周のコイル巻回体の端部を覆うようにフォトレジストマスク54を選択的に形成した後、ライトギャップ膜を構成するアルミナ絶縁膜55を0.1 $\mu$ mの膜厚に形成する。

# [0065]

次に、図19に示すように、上部トラックボールを構成するために、FeCoより成る磁性材料膜56を1.0μmの膜厚に形成し、さらにその上にCoNiFeより成る磁性材料膜57を1.0mの膜厚に形成する。本例では、磁性材料膜56をFeCoで形成するが、FeNまたはFeCo/FeNの2層で形成することもできる。その後、フォトレジスト膜54を除去することによって、第2橋絡部43b、第1および第2の薄膜コイル半部46および53の最内周のコイル巻回体の端部の上方に形成されているアルミナ絶縁膜52および磁性材料膜56,57を選択的に除去してライトギャップ膜58を形成する。上述した磁性材料膜56を構成するFeCoの飽和磁束密度はほぼ2.4Tであり、トラック幅をクオーターミクロンオーダ、特に0.1μm~0.2μm程度に狭くする場合にも、十分大きな磁束を発生することができる。

#### [0066]

また、磁性材料膜56,57を形成するのと同時に、第1の薄膜コイル半部4

6の最内周のコイル巻回体の端部と第2の薄膜コイル半部53の最外周のコイル 巻回体の端部とを電気的に接続するための第1のジャンパ配線と、第2の薄膜コ イル半部53の最内周のコイル巻回体の端部を、外部回路に接続するための接点 パッドに接続するための第2のジャンパ配線とを、磁性材料膜56,57と同じ 磁性材料で形成する。すなわち、図17に示すように、一端が第1の薄膜コイル 半部46の最内周のコイル巻回体の端部46aに形成されたコンタクト部46b と接触し、他端が第2の薄膜コイル半部53の最外周のコイル巻回体53aの端 部に形成されたコンタクト部53cと接触する第1のジャンパ配線61と、一端 が第2の薄膜コイル半部53の最内周のコイル巻回体53bの端部に形成された コンタクト部53dと接触する第2のジャンパ配線62を形成する。これらの ジャンパ配線61および62は、ライトギャップ絶縁膜55を介してアルミナ. CVD絶縁膜48の上に形成されることになるが、図12ではこのアルミナ-CVD 絶縁膜は省略してある。また、第1の薄膜コイル半部46の最外周のコイル巻回 体の端部は、これと一体的に形成された第3の配線63によって第1の接点パッ ドまで導かれている。さらに、第2のジャンパ配線62の他端は、第1の薄膜コ イル半部46と同時に形成された第4の配線64のコンタクト部64aとアルミ ナ-CVD膜 4 8 に形成した開口を経て接触しており、この第 4 の配線 6 4 は第 2 の 接点パッド位置まで延在している。

# [0067]

上述したように、第1および第2の接点パッドは、薄膜コイルの両端にそれぞれ接続されることになるが、第3および第4の接点パッドは、GMR素子の電極膜36に接続されることになる。また、上述したように、第1および第2のジャンパ配線61および62を、上部ポールを構成する磁性材料膜を形成するのと同時に形成しているが、バックギャップを構成する橋絡部43a,43bと第1および第2の薄膜コイル半部46および53の最内周のコイル巻回体の端部との間にアルミナ絶縁膜52を形成することにより、第1および第2のジャンパ配線61および62が橋絡部43a,43bに接触して電気的に短絡するのを有効に防止することができる。

### [0068]

上述したように、上部トラックポールを構成するために、FeCoより成る磁性材料膜 56 の上にCoNiFeより成り、所定のパターンを有する磁性材料膜 57 を  $2\sim 3\mu$  mの膜厚に形成するが、上側の磁性材料膜 57 をマスクとして下側の磁性材料膜 56 を、BCl<sub>2</sub>、Cl<sub>2</sub>などの塩素系ガス雰囲気中で、200 ℃の温度でRIEで選択的に除去して上部トラックポールを形成する。その後、コイル部を覆うようにフォトレジストパターンを形成するか、あるいは図 21 に示すように書き込みトラック部に開口を有するフォトレジストパターンを形成した後、磁性材料膜 41 を選択的に除去して下部トラックポールを形成し、さらにその下側の磁性材料膜 42 を、その厚さの一部分に亘って選択的に例えばイオンミリングで除去してトリム構造を形成する。最後に、図 22 に示すように、全体の上にアルミナより成るオーバーコート膜 66 を形成する。

### [0069]

# [0070]

本例では、上部トラックポールを構成する磁性材料膜 5 6 をFeCo で形成したが、CoNiFeやNiFe(80%:20%)や飽和磁束密度の高い磁性材料であるNiFe (45%:55%)などのメッキ膜で形成しても良い。また、磁性材料膜 5 6 は、FeN, FeZrNなどのスパッタ膜で形成することもできる。さらに、磁性材料膜 5 6 を、無機系の絶縁膜とパーマロイなどの磁性材料膜とを複数層、積層したもので形成することもでき、この場合には、高周波数特性をさらに改善できる利点がある。実際の製造工程においては、ウエファをバーに分割し、このバーの側面を研磨し

てエアーベアリング面を形成し、さらにバーを個々の薄膜磁気ヘッドに分割するが、図22では、エアーベアリング面を構成する研磨面を破線A-Aで示す。

# [0071]

次に本発明による導電パターンの製造方法の第1の実施例を説明する。本例では半導体基板の上に、第1の導電細条群と第2の導電細条群とを自己整列的に形成するものである。図23に示すように、半導体基板71の表面にCuより成るシード膜72を50nmの膜厚に形成し、その上に所定の形状のレジストマスク73を形成する。このレジストマスク73の、第1の導電細条半部を形成すべき位置に開口に形成しておく。次に、電解メッキを行って第1の導電細条半部74を0.7~1.2μmの膜厚に形成した後、レジストマスク73を除去し、さらに露出したシード層を除去して順次の導電細条を分離した様子を図24に示す。

### [0072]

さらに、図25に示すように、表面全体に、アルミナ・CVD絶縁膜75を0.1 $\mu$ mの膜厚に形成する。このアルミナ・CVD絶縁膜75は、半導体基板71を収容したCVDチャンバ内部の圧力を1~2Torrの減圧状態とし、100°C以上の温度で、 $H_2O$ ,  $N_2$ ,  $N_2O$ または $H_2O_2$  と、 $Al(CH_3)_3$ あるいは $AlCl_3$ とを交互に断続的に噴射するアトミックレイヤー法で形成する。この場合には、磁性材料がないので、銅の融点程度まで高くしてもよいが、100~700°Cとするのが実用上好適である。

# [0073]

次に、図26に示すように、アルミナ・CVD絶縁膜75の表面の導電細条を形成すべき領域を覆うようにレジストマスク76を形成し、さらに図27に示すように表面全体にアルミナ絶縁膜77を0.8~1.5 $\mu$ mの膜厚に形成する。さらに、図28に示すように、アルミナ絶縁膜77およびレジストマスク76をСMPによって平坦に研磨した後、レジストマスク76をウエットエッチングにより除去した様子を図29に示す。

### [0074]

続いて、図30に示すように、表面全体にCu-CVD膜78を形成し、0.7~

 $1.2 \mu \, \mathrm{m}$  の膜厚に形成し、第1 の導電細条半部74 の間に画成されている凹部を $\mathrm{Cu}$ -CVDで埋める。さらに、 $\mathrm{Cu}$ -CVD膜76 を $\mathrm{CMP}$ によって、第1 の導電細条半部74 の表面が露出するまで研磨して、これら第1 の導電細条半部の順次の導電細条の間に第2 の導電細条半部79 を自己整合的に形成し、最後に、この平坦な表面にシリコン酸化絶縁膜80 を $1 \mu \, \mathrm{m}$  の膜厚に形成した様子を図31 に示す。

# [0075]

本例では、第1および第2の導電細条半部74および79の各導電細条の幅は等しいものとしたが、Cu-CVD膜76によって形成される導電細条を最外側のものとする場合には、その幅は他の導電細条の幅よりも幾分広くするのが、第1の導電細条半部74を形成する際のレジストマスク73の形成位置のずれを補償する上で好適である。

# [0076]

次に本発明による導電パターンの製造方法の第2の実施例を説明する。上述した第1の実施例では、すべての導電細条の幅を等しいものとしたが、本例ではそれぞれ幅の異なる第1および第2の導電細条群を形成するものであるが、半導体基板の上に、第1および第2の導電細条群の第1および第2の導電細条半部をそれぞれ自己整列的に形成する点では第1の実施例と同様である。

# [0077]

図32に示すように、半導体基板81の表面にCuより成るシード膜82を50 nmの膜厚に形成し、その上に所定の形状のレジストマスクを形成し、電解メッキを行って第1および第2の導電細条群83および84の第1の導電細条半部85 および86を0.7~1.2  $\mu$  mの膜厚に形成した後、レジストマスクを除去し、さらに露出したシード層82をウエットエッチまたは200°Cの高温RIEやイオンミリングにより除去する。

# [0078]

次に、図33に示すように、表面全体に、アルミナ-CVD絶縁膜87を $0.1\,\mu$ mの膜厚に形成する。このアルミナ-CVD絶縁膜75は上述した第1の実施例と同様

に半導体基板 8 1 を収容した C V D チャンバ内部の圧力を  $1\sim 2$  Torrの減圧状態 とし、 1 0 0 ° C から 7 0 0 の温度で、 $H_2O$ ,  $N_2$ ,  $N_2O$ または $H_2O_2$  と、 $Al(CH_3)_3$  あるいは $AlCl_3$ とを交互に断続的に噴射することによって形成する。

# [0079]

次に、図34に示すように、表面全体にCu-CVD膜88を $0.1\mu$  mの膜厚に形成する。この場合、第1の導電細条半部85の間に画成されている幅の狭い凹部はCu-CVDで完全に埋められるが、第2の導電細条群84の第1の導電細条半部86の間に画成されている幅の広い凹部は完全にはCu-CVDでは埋められていない。10080

さらに、図35に示すように、Cu-CVD膜88の上に、導電細条形成領域に対応する開口を有するレジストマスク89を形成した後、Cu-CVD膜88をシード層として用いて銅の電解メッキを施し、薄膜コイル形成領域の上にCu-P膜90を1 $\mu$ mの膜厚に形成する。このCu-P膜90によって、第2の導電細条群84の第1の導電細条半部86の間に画成された幅の広い凹部も完全に埋められることになる。

### [0081]

次に、レジストマスク89を除去してCu-CVD膜88を部分的に露出させた後、Cu-P膜90をマスクとしてイオンミリングを施して露出しているCu-CVD膜を除去した様子を図36に示す。次に、図37に示すように、全体の上にアルミナ絶縁膜91を2~3 $\mu$  mの膜厚に形成した後、CMPによってアルミナ絶縁膜91、Cu-P膜90、Cu-CVD膜88およびアルミナ-CVD絶縁膜87を研磨して表面を平坦とした様子を図38に示す。

#### [0082]

このようにして、第1および第2導電細条群83および84の第1および第2の導電細条半部85および86の間に、第2の導電細条半部92および93を自己整合的に形成することができる。この場合、第2の導電細条群84の第2の導電細条半部93の各導電細条は、Cu-CVD膜88とCu-P膜90で構成されることになる。また、隣り合う導電細条の間は、きわめて薄いCu-CVD膜87で絶縁分

離されているだけであるので、導電細条形成領域の面積を小さくすることができ、 集積度を上げることができる。最後に、図39に示すように、平坦な表面の上に、 アルミナ絶縁膜94を、 $11.5\,\mu$  mの膜厚に形成する。

# [0083]

上述したように、本例では、幅の広い導電細条86、93は、Cu-CVD膜88 と、Cu-P膜90との2層構造で構成されているが、全体をCu-CVDで形成することもできる。一般に、Cu-CVD膜はステップカバレージが良好であるが、コストが高く、Cu-P膜はステップカバレージは低いが低コストであるので、第2の導電細条半部を、Cu-CVDだけで形成するか、Cu-CVDとCu-Pで形成するか、Cu-Pだけで形成するかは、形成すべき導電細条の幅、膜厚、コストなどを総合的に判断して決めれば良い。

#### [0084]

本発明は上述した実施例にのみ限定されるものではなく、幾多の変更や変形が可能である。例えば、上述した実施例では、CMPによって余分な Cu-CVD 膜やCu-P 膜を除去したが、ドライエッチングやイオンビームエッチングで除去したり、CMPで粗く除去した後、イオンビームエッチングやスパッタエッチングのようなドライエッチングで微調整しながら除去することもできる。

# [0085]

上述した本発明による薄膜磁気ヘッドおよびその製造方法によれば、薄膜コイルを自己整合的に正確に形成でき、したがって薄膜コイル半部を構成するコイル巻回体間の間隔を従来に比べて著しく短くすることができる。その結果として、磁路長を短くすることができ、磁束立ち上がり特性やNLTS特性や重ね書き特性などを改善することができる。すなわち、薄膜コイル半部のコイル巻回体間には膜厚が $0.03\sim0.25\mu m$ ときわめて薄い絶縁層をアルミナや、酸化シリコンや窒化シリコンなどの微細加工が可能な無機絶縁材料で形成することができるので、コイル巻回体の間隔を、 $0.03\sim0.25\mu m$ ときわめて狭くすることができる。このようにして、一層の薄膜コイルで十分大きな磁束を発生させることができる。このようにして、一層の薄膜コイルで十分大きな磁束を発生させることができるので、アペックスアングルを小さくすることができ、トラック巾の狭くすることができる。さらに、第1の薄膜コイル半部を形成する際の順次のコ

イル巻回体間の間隔は大きく取れるので、シード層を除去するためのエッチング を良好に行なうことができ、再付着の恐れもなくなる。

# [0086]

さらに、平坦な磁性材料膜をエッチングして上部および下部のトラックポールを形成しているので、エッチングにより正確に所定のパターンに形成できる。しかもこれらのトラックポールはセルフアライメントで形成されているので、0.  $1\sim0$ .  $3\mu$ mの狭い幅を有するトラックポールを正確にかつ安定して得ることができる。また、これらのトラックポールは、飽和磁束密度が高い磁性材料であるFeNやFeCoで形成しているので、薄膜コイルで発生される磁束が飽和することなく、微細構造として形成されたトラックポールを有効に流れるので、磁束の口スが少なく、高い面記録密度を有する記録媒体が必要とする大きな磁束を有効に発生することができる能率の高い誘導型薄膜磁気ヘッドが得られる。

#### [0087]

さらに、上部トラックポールの上部磁性材料膜をRIEする際のエッチングマスクとしてCoNiFeのメッキ膜を使用する場合には、このCoNiFeのメッキ膜のエッチングレートは、これをマスクとしてエッチングすべきFeNやFeCoのエッチングレートに比べて1/3~1/2と遅いので、RIEのマスクとして最適であり、所望の膜厚のトラックポールを正確に形成することができる。また、CoNiFeのメッキ膜はFeNやFeCo膜に比べて硬度が高いので、CoNiFeのメッキ膜だけでトラックポールを形成しようとすると、膜厚が厚くなり、内部ストレスのために剥れる恐れがあるが、本発明では上部トラックポールは2層構造となっているので、CoNiFeのメッキ膜を上部トラックポール膜として使用する場合でも、CoNiFeのメッキ膜は薄くできるので剥れの恐れはない。

### [0088]

さらに、CoNiFeのメッキ膜だけで  $0.1\sim0.2\mu$  mの狭い幅を有するトラックポールを形成しようとすると、3 元素の組成の制御が難しく、量産ではオーバーライト不良等の多くの問題点があった。しかし、上部トラックポールを 2 層構造とした本発明の実施例においては、CoNiFeのメッキ膜より成る上側の磁性材料膜

の組成や膜厚が多少変動しても、その下側の磁性材料膜を正確にエッチングできるので何ら問題はない。このようにして本発明では、 $0.1\sim0.2\,\mu$  mの狭い幅を有するトラックチップ部でありながら、磁束の飽和や洩れのない優れた特性を有する誘導型薄膜磁気ヘッドが得られる。

## [0089]

本発明の複合型薄膜磁気ヘッドにおいては、上部トラックポールは飽和磁束密度の高い磁性材料で形成することができるので高さ(膜厚)を薄くでき、磁性材料膜の形状を規定するフォトレジストのフレームパターンの膜厚を薄くすることができ、その結果フォトリソグラフィのフォーカスをシャープとし、高感度のレジストを使用することができるので、高解像度のフォトリソグラフィが可能となり、微細な構造の上部トラックポールを正確に形成することができる。

#### [0090]

さらに、第1および第2の薄膜コイル半部を電気的に接続するためのジャンパ 配線を、上部ポールの磁性材料で、上部ポールを形成するのと同時に形成した実 施例では、配線形成プロセスが簡単となり、スループットを向上することができ る。

#### [0091]

また、本発明による導電パターンおよびその製造方法によれば、幅の狭い導電 細条をきわめて膜厚の薄い絶縁膜を挟んで配置できるので、導電細条形成領域の 面積を小さくすることができ、集積度を向上することができる。さらに、第2の 導電細条半部を、Cu-CVD 膜と、Cu-P 膜との2層構造とすることによって、幅の狭 い導電細条と幅の広い導電細条とが混在する導電パターンを容易に得ることがで きる。

# クレーム

1. 電気絶縁性の表面を有する基体と、

この基体の表面に、所定の幅を有する凹部を画成するように間隔を置い て配置された所定の幅の複数の第1の導電細条半部と、

前記基体の表面および前記第1の導電細条半部の間に画成された凹部の 表面に形成された第1の絶縁膜と、

この第1の絶縁膜の上であって、前記第1の導電細条半部の間に画成された凹部を埋めるように形成された複数の第2の導電細条半部と、

前記基体の表面の、前記第1および第2の導電細条半部が形成されていない部分を埋めるように形成された第2の絶縁膜と、

前記第1および第2の導電細条半部の表面と、前記凹部の表面に形成された第1の絶縁膜の端面と、前記第2の絶縁膜の表面とで構成される同一平坦面に形成された第3の絶縁膜と、

を具える導電パターン。

- 2. クレーム1に記載の導電パターンにおいて、前記第1の導電 細条半部が電解メッキで形成した導電細条を有し、前記第2の導電細条半部がC VDで形成した導電細条を有するもの。
- 3. クレーム 2 に記載の導電パターンにおいて、前記第 1 の導電 細条半部が銅の電解メッキで形成した導電細条を有し、前記第 2 の導電細条半部 が Cu-CVD で形成した導電細条を有するもの。
- 4. クレーム1に記載の導電パターンにおいて、前記第1および 第2の導電細条半部が、銅の電解メッキで形成した導電細条を有するもの。
- 5. クレーム1に記載の導電パターンにおいて、前記第1および 第2の導電細条半部の間に介在している前記第1の絶縁膜を、アルミナ-CVD 絶縁 膜で形成したもの。
- 6. クレーム1に記載の導電パターンを製造する方法であって、 基体の電気絶縁性の表面に、所定の幅を有する凹部を画成するように間隔を置いて所定の幅の複数の第1の導電細条半部を形成する工程と、

前記基体の表面および前記第1の導電細条半部の間に画成された凹部の表面に

第1の絶縁膜を形成する工程と、

前記第1の導電細条半部が形成されている領域を選択的に覆うようにレジスト を形成する工程と、

前記レジストで覆われていない部分の基体の表面に第2の絶縁膜を形成する工程と、

前記レジストを除去した後、前記第1の導電細条半部の間に画成された凹部を 埋めるように導電膜を形成する工程と、

この導電膜、前記第1の導電細条半部の表面に形成された前記第1の絶縁膜および前記第2の絶縁膜を、前記第1の導電細条半部の表面が露出するまで研磨して、前記第1の導電細条半部の間に画成された凹部に埋め込まれた複数の第2の導電細条半部を形成する工程と、

この研磨によって同一平坦面とされた第1および第2の導電細条半部の表面および第2の絶縁膜の表面に第3の絶縁膜を形成する工程と、 を具えるもの。

- 7. クレーム6の方法において、前記第1の導電細条半部を電解 メッキで形成し、前記第2の導電細条をCVDで形成するもの。
- 8. クレーム7の方法において、前記第1の導電細条半部を銅の電解メッキで形成し、前記第2の導電細条半部をCu-CVDで形成するもの。
- 9. クレーム6の方法において、前記第1および第2の導電細条半部を、銅の電解メッキで形成するもの。
- 10. クレーム6の方法において、前記第1および第2の導電細条半部の 隣接する導電細条間に配設される前記第1の絶縁膜を、アルミナ-CVDで形成する もの。
- 1 1. クレーム 1 0 の方法において、 $1\sim 2$  Torr の減圧状態において、1 0 0  $\sim 7$  0 0 ° C の温度で、 $Al(CH_3)_3$  または  $AlCl_3$  と、 $H_2O$ ,  $N_2$ ,  $N_2O$  あるいは  $H_2O_2$  とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するもの。
  - 12. 電気絶縁性の表面を有する基体と、

この基体の表面に、第1の幅を有する凹部を画成するように間隔を置いて配置

され、第2の幅を有する複数の第1の導電細条群の第1の導電細条半部と、

前記基体の表面に、前記第1の幅よりも広い第3の幅を有する凹部を画成するように間隔を置いて配置され、前記第2の幅よりも広い第4の幅を有する複数の第2の導電細条群の第1の導電細条半部と、

前記基体の表面および前記第1および第2の導電細条群の第1の導電細条半部 の間に画成された凹部の表面に形成された第1の絶縁膜と、

前記基体の表面の、前記第1および第2の導電細条群が形成されていない部分 を埋めるように形成された第2の絶縁膜と、

前記第1の絶縁膜の上であって、前記第1の導電細条群の第1の導電細条半部間に画成された凹部を埋めるように形成された複数の第2の導電細条半部と、

前記第1の絶縁膜の上であって、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を埋めるように形成され、それぞれがCVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有する複数の第2の導電細条半部と、

前記第1の導電細条群の第1および第2の導電細条半部、第2の導電細条群の第2の導電細条半部の表面と、前記第2の絶縁膜の表面とで構成される同一平坦面に形成された第3の絶縁膜と、

を具える導電パターン。

- 13. クレーム12に記載の導電パターンにおいて、前記第1および第2の導電細条群の第1の導電細条半部が電解メッキで形成した導電細条を有するもの。
- 14. クレーム13に記載の導電パターンにおいて、前記第1および第2の導電細条群の第1の導電細条半部が銅の電解メッキで形成した導電細条を有し、前記第1および第2の導電細条群の第2の導電細条半部の第1の導電膜がGu-CVD膜で形成され、第2の導電膜が銅の電解メッキ膜で形成されたもの。
- 15 クレーム1に記載の導電パターンにおいて、前記第1および 第2の導電細条群の第1および第2の導電細条半部の間に介在している前記第1 の絶縁膜を、アルミナ-CVD 絶縁膜で形成したもの。
  - 16. クレーム12に記載の導電パターンを製造する方法であっ

て、

基体の電気絶縁性の表面の上に、第1の幅を有する凹部を画成するように、第2の幅を有する複数の第1の導電細条群の第1の導電細条半部を間隔を置いて形成するとともに、前記第1の幅よりも広い第3の幅を有する凹部を画成するように、前記第2の幅よりも広い第4の幅を有する複数の第2の導電細条群の第1の導電細条半部を間隔を置いて形成する工程と、

前記基体の表面および前記第1および第2の導電細条群の第1の導電細条半部の表面上に第1の絶縁膜を形成する工程と、

前記第1および第2の導電細条群が形成されている領域を選択的に覆うように被覆膜を形成する工程と、

この被覆膜で覆われていない部分の基体の表面に第2の絶縁膜を形成する工程と、

前記被覆膜を除去した後、前記第1の絶縁膜の上に、前記第1の導電細条群の第1の導電細条半部の間に画成された凹部を完全に埋めるとともに、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を部分的に埋めるように第1の導電膜をCVDで形成する工程と、

この第1の導電膜の上に、前記第2の導電細条群の第1の導電細条半部の間に画成された凹部を完全に埋めるように第2の導電膜を電解メッキで形成する工程と、

前記第1および第2の導電膜、前記第1および第2の導電細条群の第1の 導電細条半部の表面を覆う第1の絶縁膜および前記第2の絶縁膜を、前記第1お よび第2の導電細条群の第1の導電細条半部の表面が露出するまで研磨して、前 記第1の導電細条群の第1の導電細条半部の間に画成された凹部内に配置され、 前記第1の導電膜で形成された複数の第2の導電細条半部を形成するとともに、 前記第2の導電細条群の第1の導電細条半部の間に画成された凹部内に配置され、それぞれがCVDで形成された前記第1の導電膜と、電解メッキで形成された前記第2の導電膜を含む2層構造を有する複数の第2の導電細条半部を形成する工程と、

前記第1および第2の導電細条群の第1および第2の導電細条半部の表

面と、前記第2の絶縁膜の表面の同一平坦面上に第3の絶縁膜を形成する工程と、を具えるもの。

- 17. クレーム16の方法において、前記第1および第2の導電細条群の第1の導電細条半部を電解メッキで形成するもの。
- 18. クレーム 17 の方法において、前記第 1 および第 2 の導電細条群の第 1 の導電細条半部を銅の電解メッキで形成し、前記第 1 の導電膜を Cu-CVD で形成し、前記第 2 の導電膜を銅の電解メッキで形成するもの。
- 19. クレーム16の方法において、前記第1および第2の銅群の第1および第2の導電細条半部の隣接する導電細条間に配設される前記第1の絶縁膜を、アルミナ-CVDで形成するもの。
- 20. クレーム19の方法において、前記第1の絶縁膜を、 $1\sim 2$  Torr の減圧状態において、 $100\sim 700$ ° Cの温度で、 $Al(CH_3)_3$ または  $AlCl_3$  と、 $H_2O$ ,  $N_2$ ,  $N_2O$  あるいは  $H_2O_2$  とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するもの。
- 21. 基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドであって、この誘導型薄膜磁気ヘッド素子が、

前記基板上に、エアーベアリング面から内方に延在するように形成された 磁性材料より成る下部ポールと、

この下部ポールの一方の表面上に、エアーベアリング面からトラックポールの長さに相当する距離だけ内方に延在するように形成された磁性材料より成る下部トラックポールと、

前記下部ポールの一方の表面上に、前記エアーベアリング面から離れた位置においてバックギャップを構成するように形成された磁性材料より成る橋絡部と、

前記下部ポールの一方の表面上に、下部ポールとは反対側の表面が前記下部トラックポールの表面と同一面となるように形成された薄膜コイルと、

前記下部トラックポールおよび薄膜コイルの平坦な表面の上に平坦に形成された非磁性材料より成るライトギャップ膜と、

このライトギャップ膜の、前記下部トラックポールと接触する表面とは反対側の表面に形成され、前記下部トラックポールと整列する上部トラックポールが一体的に形成されているとともに前記橋絡部と接触するように形成された磁性材料より成る上部ポールと、

を具え、前記薄膜コイルが、

所定の間隔を置いて形成されたコイル巻回体を有する第1の薄膜コイル 半部と、

この第1の薄膜コイル半部の順次のコイル巻回体の間に、第1の薄膜コイル半部のコイル巻回体と自己整合的に形成され、少なくとも一部分が、CVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有するコイル巻回体を有する第2の薄膜コイル半部と、

これら第1および第2の薄膜コイル半部の順次のコイル巻回体間のスペースを埋めるように形成された絶縁膜と、

前記第1および第2の薄膜コイル半部のいずれか一方の最内周のコイル 巻回体と、他方の薄膜コイル半部の最外周のコイル巻回体との間を電気的に接続 する第1のジャンパ配線と、

他方の薄膜コイル半部の最内周のコイル巻回体に一端が接続された第 2 のジャンパ配線と、

を具えるもの。

- 22. クレーム21に記載の薄膜磁気ヘッドにおいて、前記下部ポールの、前記下部および上部トラックポールと重ならない表面部分を前記基板側に近付けてトリム構造を形成したもの。
- 23. クレーム21に記載の薄膜磁気ヘッドにおいて、前記上部ポールを第1および第2の磁性材料膜の2層構造としたもの。
- 24. クレーム23に記載の薄膜磁気ヘッドにおいて、前記上部ポールの第1および第2の磁性材料膜を、FeN、FeCo、CoNiFe、FeAINおよびFeZrNより成る群から選択した磁性材料のメッキ膜で形成したもの。
  - 25. クレーム23に記載の薄膜磁気ヘッドにおいて、前記上部ト

ラックポールおよび下部トラックポールの双方を、FeN、FeCo、FeAIN、CoNiFe およびFeZrNより成る群から選択した磁性材料のメッキ膜で形成したもの。

- 26. クレーム21に記載の薄膜磁気ヘッドにおいて、前記第1の 薄膜コイル半部が電解メッキで形成したコイル巻回体を有するもの。
- 27. クレーム26に記載の薄膜磁気ヘッドにおいて、前記第1の 薄膜コイル半部が銅の電解メッキで形成したコイル巻回体を有し、前記第2の薄膜コイル半部がCu-CVDで形成された第1の導電膜と、銅の電解メッキで形成された第2の導電膜を有するもの。
- 28. クレーム21に記載の薄膜磁気ヘッドにおいて、前記第1お よび第2のジャンパ配線の端部がそれぞれ接続されるコイル巻回体に、幅の広く したコンタクト部を形成したもの。
- 29. クレーム28に記載の薄膜磁気ヘッドにおいて、前記第1お よび第2のジャンパ配線を、前記上部ポールと同じ材料で、上部ポールと同時に 形成されたもの。
- 30. クレーム29に記載の薄膜磁気ヘッドにおいて、前記第1および第2のジャンパ配線の端部が接続される第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部に形成したコンタクト部を、前記橋絡部の、エアーベアリング面側とは反対側に並べて配置したもの。
- 31. クレーム30に記載の薄膜磁気ヘッドにおいて、前記第1および第2のジャンパ配線の端部が接続される第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部に形成したコンタクト部と、前記橋絡部との間に絶縁膜を設けたもの。
- 32. クレーム 21 に記載の薄膜磁気ヘッドにおいて、前記第 1 および第 2 の薄膜コイル半部の隣接するコイル巻回体間に配設された前記絶縁膜の膜厚を、 $0.03\sim0.25$   $\mu$  m としたもの。
- 33. クレーム32に記載の薄膜磁気ヘッドにおいて、前記第1および第2の薄膜コイル半部の隣接するコイル巻回体間に配設された前記絶縁膜を、アルミナ-CVDで形成したもの。
  - 34. クレーム21に記載の薄膜磁気ヘッドにおいて、前記エアー

ベアリング面に最も近いコイル巻回体および前記橋絡部に最も近いコイル巻回体を、第2の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体で構成し、これら第2の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体の幅を、第2の薄膜コイル半部の残余のコイル巻回体の幅よりも広くしたもの。

- 35. クレーム 34 に記載の薄膜磁気ヘッドにおいて、前記第 2 の薄膜コイル半部の最外周のコイル巻回体および最内周のコイル巻回体の幅を、第 2 の薄膜コイル半部の残余のコイル巻回体の幅よりほぼ  $0.1\sim0.3~\mu$  mだけ広くしたもの。
- 36. クレーム21に記載の薄膜磁気ヘッドにおいて、前記誘導型 薄膜磁気ヘッド素子と積層された磁気抵抗型薄膜磁気ヘッド素子を具える複合型 薄膜磁気ヘッドとして形成したもの。
- 37. クレーム36に記載の薄膜磁気ヘッドにおいて、前記磁気抵抗型薄膜磁気ヘッド素子をGMRヘッド素子としたもの。
- 38. 基板によって支持された誘導型薄膜磁気ヘッド素子を具える薄膜磁気ヘッドを製造する方法であって、前記誘導型薄膜磁気ヘッド素子を形成する方法が、

磁性材料より成る下部ポールを構成する第1の磁性材料膜を前記基板に よって支持されるように形成する工程と、

この第1の磁性材料膜の上に下部トラックポールおよびバックギャップ の橋絡部を構成する第2の磁性材料膜を形成する工程と、

前記第1の磁性材料膜の上に、絶縁分離された状態で支持された薄膜コイルを形成する工程と、

前記第2の磁性材料膜および薄膜コイルの表面を平坦な同一面となるように研磨する工程と、

この平坦な表面の上に非磁性材料より成るライトギャップ膜を平坦に形成する工程と、

このライトギャップ膜の平坦な表面に、上部トラックポールおよび上部

ポールを構成する第3の磁性材料膜を前記橋絡部と接触するように形成する工程と、

この第3の磁性材料膜の、上部トラックポールを形成すべき部分にマスクを形成する工程と、

前記第3の磁性材料膜を選択的にエッチングして上部トラックポールを 形成し、この上部トラックポールの周辺のライトギャップ膜およびその下側の第 2の磁性材料膜を選択的に除去して下部トラックポールを形成するエッチング工 程と、

全体の上に絶縁材料より成るオーバーコート膜を形成する工程と、 を具え、前記薄膜コイルを形成する工程が、

前記第1の磁性材料膜の上に、これから絶縁分離されるように第1の薄膜コイル半部の複数のコイル巻回体を、前記下部ポール、下部トラックポール、上部トラックポール、上部ポールおよび橋絡部で囲まれる部分では、他の部分よりも幅が狭くなるように凹部を画成するように形成する工程と、

この第1の薄膜コイル半部の全体を覆うように第1の絶縁膜を形成する 工程と、

この第1の絶縁膜の上に、前記第1の薄膜コイル半部のコイル巻回体の間に画成された幅の狭い凹部を完全に埋めるとともに、幅の広い凹部を部分的に埋めるように第1の導電膜をCVDで形成する工程と、

この第1の導電膜の上の薄膜コイル形成領域に、幅の広い凹部を完全に埋めるように第2の導電膜を電解メッキで形成する工程と、

表面全体を覆うように第2の絶縁膜を形成する工程と、

前記第1および第2の導電膜、前記第1の薄膜コイル半部のコイル巻回体の表面を覆う第1の絶縁膜および前記第2の絶縁膜を、前記第1の薄膜コイル半部のコイル巻回体の表面が露出するまで研磨して、前記第1の薄膜コイル半部のコイル巻回体の間に画成された凹部内に配置された第2の薄膜コイル半部のコイル巻回体を形成する工程と、

を具え、前記第3の磁性材料膜を形成する前に、前記第1および第2の薄膜コイ

ル半部の最内周のコイル巻回体の端部および最外周のコイル巻回体の端部においてコンタクト部を露出させ、前記第3の磁性材料膜を形成する工程と同時に、この第3の磁性材料膜を構成する磁性材料によって、前記第1および第2の薄膜コイル半部の一方の最内周のコイル巻回体の端部のコンタクト部と、第1および第2の薄膜コイル半部の他方の最外周のコイル巻回体の端部のコンタクト部との間を電気的に接続する第1のジャンパ配線および他方の薄膜コイル半部の最内周のコイル巻回体の端部のコンタクト部に電気的に接続された第2のジャンパ配線を形成するもの。

- 39. クレーム38の方法において、前記エッチング工程において、 前記下部ポールを構成する第1の磁性材料膜の表面を選択的に除去してトリム構 造を形成するもの。
- 40. クレーム38の方法において、前記第3の磁性材料膜を形成する工程が、前記ライトギャップ膜の上に下部磁性材料膜および上部磁性材料膜を順次に形成して2層構造の第3の磁性材料膜を形成するもの。
- 41. クレーム40の方法において、前記第3の磁性材料膜の下部磁性材料膜および上部磁性材料膜を、FeN、FeCo、CoNiFe、FeAlNおよびFeZrNより成る群から選択した磁性材料のメッキ膜で形成するもの。
- 42. クレーム41の方法において、前記第2の磁性材料膜を、FeN、FeCo、FeAlN、CoNiFeおよびFeZrNより成る群から選択した磁性材料のメッキ膜で形成するもの。
- 43. クレーム38の方法において、前記第1の薄膜コイル半部を 電解メッキで形成するもの。
- 44. クレーム43の方法において、前記第1の薄膜コイル半部を 銅の電解メッキで形成し、前記第2の薄膜コイル半部の第1の導電膜をCu-CVD で形成し、第2の導電膜を銅の電解メッキで形成するもの。
- 45. クレーム44の方法において、前記第2の導電膜を銅の電解 メッキで形成する前に、前記第1の導電膜の薄膜コイル形成領域以外の部分をレ ジストで覆い、第2の導電膜を形成した後、このレジストを除去して第1の導電 膜を部分的に露出させ、第2の導電膜をマスクとして第1の導電膜の露出してい

る部分を選択的に除去するもの。

- 46. クレーム45の方法において、前記第2の導電膜をマスクとして第1の導電膜の露出している部分を選択的に除去する工程を、イオンミリング、高温 RIE によるドライエッチング、希硫酸,あるいは希塩酸を用いるウエットエッチング、または硫酸銅液中での電解エッチングで行うもの。
- 47. クレーム38の方法において、前記被覆膜をレジストで形成 するもの。
- 48. クレーム47の方法において、前記第2の絶縁膜をアルミナ絶縁膜で形成するもの。
- 49. クレーム48の方法において、前記アルミナ絶縁膜を、前記第1および第2のジャンパ配線の端部が接続される第1および第2の薄膜コイル半部の最内周のコイル巻回体の端部に形成したコンタクト部と、前記橋絡部との間に残存させるもの。
- 50. クレーム38の方法において、前記第1および第2の薄膜コイル半部の隣接するコイル巻回体間に配設される前記第1の絶縁膜を、アルミナーCVDで形成するもの。
- 5 1. クレーム 5 0 の方法において、前記第 1 の絶縁膜を、 $1\sim 2$  Torr の減圧状態において、1 0 0  $\sim$  4 0 0 ° C の温度で、 $Al(CH_3)_3$  または  $AlCl_3$  と、 $H_2O$ ,  $N_2$ ,  $N_2O$  あるいは  $H_2O_2$  とを交互に断続的に噴射し、ケミカル反応によって堆積形成するアトミックレイヤー法で形成するもの。
- 52. クレーム38の方法において、前記基板によって支持される 磁気抵抗型薄膜磁気ヘッド素子を形成する工程を有するもの。
- 53. クレーム52の方法において、前記磁気抵抗型薄膜磁気ヘッド素子を前記基板によって支持されるように形成した後、前記誘導型薄膜磁気ヘッド素子を形成するもの。

### 要 約

下部ポールの表面上に下部トラックポールを形成し、下部ポールの表面に、下部トラックポールと同一面となるように薄膜コイルを形成し、この平坦面上にライトギャップ膜を形成し、このライトギャップ膜の平坦な表面に上部ポールを構成する第1および第2の磁性材料膜を形成し、RIEにより、第2の磁性材料膜、第1の磁性材料膜、ライトギャップ膜および下部トラックポールを部分的に除去して上部トラックポールおよびトリム構造をセルフアライメントで形成する。薄膜コイルを、第1の薄膜コイル半部と、この第1の薄膜コイル半部の順次のコイル巻回体の間に自己整合的に形成され、少なくとも一部分が、CVDで形成された第1の導電膜と、電解メッキで形成された第2の導電膜を含む2層構造を有するコイル巻回体を有する第2の薄膜コイル半部とで構成し、これら第1および第2の薄膜コイル半部の順次のコイル巻回体間に薄い絶縁膜を介揮する。第1の薄膜コイル半部の最内周のコイル巻回体と、第2の薄膜コイル半部の最外周のコイル巻回体との間を電気的に接続するジャンパ配線を上部ポールと同時に形成する。